用于可重构存内计算的现场可编程铁电二极管-k8凯发

本申请涉及铁电二极管在存储器设备以及搜索和计算系统中的应用。

背景技术：

技术实现思路

1、通过利用由新兴铁电材料氮化铝钪(alscn)构造的现场可编程铁电二极管(铁电二极管)的独特特性，我们展示了涉及零晶体管(0t)的可重构架构，其实现多个数据密集型应用，例如存储、搜索和神经网络。具体地，我们展示了铁电二极管，其是非易失性的并且具有超过104的高开/关比和超过104的高自整流比，并且与cmos后端制程(beol)处理兼容。基于这些独特的特性，描述了使用0晶体管/2电阻存储(0t-2r)单元的新的非易失性三态内容可寻址存储器(tcam)。由于不存在晶体管，基于spice模拟，0t-2r tcam具有已知的最紧凑设计，以及低于100ps的搜索延迟。

2、除了钪之外，其它掺杂剂也可以用在形成氮化铝铁电二极管中。这种铁电二极管可以用在各种电路和系统中。

3、我们还通过实验证明了具有高线性度和对称增强/抑制特性的4位铁电二极管突触，这使得它能够应用于高精度和低时延的神经网络推断。我们的架构设计通过实验性铁电二极管数据和pytorch框架中的lenet-5架构进行基准测试。这示出了在mnist数据集上的推断准确度～97.5％，接近理想的软件级推理。

4、在一个方面中，本公开提供一种存储器单元，其包括铁电二极管的阵列，铁电二极管可选地包括氮化铝钪(alscn)或氧化铪锆(hfzro2)，铁电二极管的特征为非易失性并且是经由脉冲而现场可编程到脉冲数相关模拟状态。

5、还提供一种存储器单元的阵列，其包括本公开的存储器单元的多个实例(例如，根据方面1到8中的任一方面)，阵列被布置以用于读出及编程铁电二极管的v/2方案。

6、进一步提供了一种三态内容可寻址存储器(tcam)，包括：根据本公开(例如，根据方面1-8中的任一方面)的存储器单元。

7、附加地公开了一种神经网络，包括多位二极管突触的阵列，其中，每个二极管突触可选地包括铁电二极管，该铁电二极管包括例如氮化铝钪(alscn)，并且其中，每个二极管是非易失性的并且是经由脉冲而现场可编程到脉冲数相关的模拟状态。

8、提供本
技术实现要素：
是为了以简化的形式介绍概念的选择，这些概念将在以下具体实施方式中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。此外，所要求保护的主题不限于解决在本公开的任何部分中提到的任何或所有缺点的限制。

1.一种存储器单元，所述存储器单元包括铁电二极管的阵列，

2.根据权利要求1所述的存储器单元，其中，

3.根据权利要求1或权利要求2所述的存储器单元，其中，

4.根据权利要求1或权利要求2所述的存储器单元，其中，

5.根据权利要求1或权利要求2所述的存储器单元，其中，

6.根据权利要求2所述的存储器单元，其中，

7.根据权利要求1或权利要求2所述的存储器单元，其中，

8.根据权利要求6所述的存储器单元，其中，

9.根据权利要求1或权利要求2所述的存储器单元，其中，

10.一种存储器单元的阵列，包括根据权利要求1-9中任一项所述的存储器单元的多个实例，

11.一种三态内容可寻址存储器(tcam)，包括根据权利要求1-9中任一项所述的存储器单元。

12.根据权利要求11所述的tcam，所述tcam具有小于约1μs、小于约500ns或甚至小于约100ns、50ns、10ns、1ns或100ps的搜索延迟。

13.根据权利要求11-12中任一项所述的tcam，其中，每个存储器单元包括相反极化的两个二极管。

14.一种三态内容可寻址存储器(tcam)，包括铁电二极管的阵列，

15.根据权利要求14所述的tcam，所述tcam具有小于约1μs、小于约500ns或甚至小于约100ns、50ns、10ns、1ns或100ps的搜索延迟。

16.根据权利要求14-15中任一项所述的tcam，其中，

17.一种神经网络，包括多位二极管突触的阵列，

18.根据权利要求17所述的神经网络，其中，

19.根据权利要求17或权利要求18所述的神经网络，其中，

20.根据权利要求17-19中任一项所述的神经网络，其中，

21.一种在半导体晶片的顶表面上形成铁电二极管的阵列以及在所述晶片的顶部上形成电路接触区域的阵列的方法，所述方法包括：

22.根据权利要求21所述的方法，其中，

23.根据权利要求21-22中任一项所述的方法，进一步包括：

24.一种在半导体晶片的顶表面上形成铁电二极管的阵列以及在所述晶片的顶部上形成电路接触区域的阵列的方法，所述方法包括：

25.根据权利要求24所述的方法，其中，