本申请涉及半导体，特别是涉及一种半导体结构的制作方法及半导体结构。
背景技术：
1、动态随机存取存储器（dynamic random access memory，dram）因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。有源区是存储器的重要部分。然而，现有有源区在制程过程中受制程工艺限制，形成的有源区均匀性较差，甚至可能会存在桥接缺陷（bridge defect）等问题，进而影响器件的性能。
技术实现思路
1、基于此，有必要提供一种半导体结构的制作方法及半导体结构解决现有技术中的上述问题。
2、为了实现上述目的，第一方面，本申请提供一种半导体结构的制作方法，包括：
3、提供衬底；
4、于衬底上形成第一图形化掩膜层，第一图形化掩膜层包括多个第一掩膜图案，多个第一掩膜图案沿第一方向延伸,且沿第二方向间隔排布；第二方向与所述第一方向相交；
5、形成第二图形化掩膜层，第二图形化掩膜层填满第一图形化掩膜层的间隙且覆盖第一图形化掩膜层；第二图形化掩膜层内具有多个第一开口图案，多个第一开口图案于第一图形化掩膜层上表面的正投影均位于第一掩膜图案上；位于每个第一掩膜图案上的多个第一开口图案的正投影沿第一方向间隔分布，且沿第二方向横跨第一掩膜图案；
6、于第二图形化掩膜层上形成第三图形化掩膜层，第三图形化掩膜层内具有多个第二开口图案，多个第二开口图案于第一图形化掩膜层上表面的正投影均位于第一掩膜图案上；位于每个第一掩膜图案上的多个第二开口图案的正投影沿第一方向间隔分布，且沿第二方向横跨第一掩膜图案，以及位于每个第一掩膜图案上的单个第二开口图案的正投影与位于每个第一掩膜图案上的单个第一开口图案的正投影沿第一方向依次交替间隔排布；
7、基于第三图形化掩膜层刻蚀第二图形化掩膜层、第一图形化掩膜层及衬底，以在衬底内形成多个有源区；刻蚀第一图形化掩膜层之后，第一图形化掩膜层转变为第四图形化掩膜层。
8、在其中一个实施例中，形成第二图形化掩膜层，包括：
9、形成第一掩膜层，第一掩膜层填满第一图形化掩膜层的间隙且覆盖第一图形化掩膜层；
10、于第一掩膜层的上表面形成第二掩膜层；
11、至少刻蚀第二掩膜层，以形成具有第一开口图案的第二图形化掩膜层，第一开口图案至少沿厚度方向贯穿第二掩膜层。
12、在其中一个实施例中，于第二图形化掩膜层上形成第三图形化掩膜层，包括：
13、形成第三掩膜层，第三掩膜层填满第一开口图案，并覆盖第二图形化掩膜层；
14、于第三掩膜层的上表面形成第四掩膜层；
15、刻蚀第四掩膜层及第三掩膜层，以形成具有第二开口图案的第三图形化掩膜层，第二开口图案沿厚度方向贯穿第四掩膜层和第三掩膜层。
16、在其中一个实施例中，第二掩膜层与第一掩膜层的刻蚀选择比不同，第二掩膜层与第三掩膜层的刻蚀选择比不同，且第三掩膜层与第四掩膜层的刻蚀选择比不同。
17、在其中一个实施例中，第一掩膜层及第三掩膜层均包括旋涂碳层或旋涂硬掩膜层；第二掩膜层及第四掩膜层均包括氮氧化硅层；第一图形化掩膜层包括多晶硅层。
18、在其中一个实施例中，沿第一方向，相邻有源区之间的间距均相等。
19、在其中一个实施例中，刻蚀第一图形化掩膜层之后，第一开口图案及第二开口图案转移至第一图形化掩膜层内，以将各第一掩膜图案切断为多个沿第一方向间隔排布的第二掩膜图案；所有的第二掩膜图案共同形成第四图形化掩膜层。
20、在其中一个实施例中，采用一体化刻蚀工艺在同一刻蚀机台内基于第三图形化掩膜层刻蚀第二图形化掩膜层、第一图形化掩膜层及衬底。
21、第二方面，本申请还提供一种半导体结构，包括：衬底，衬底内具有多个有源区，各有源区均沿第一方向延伸，多个有源区沿第一方向及第二方向均间隔排布，第一方向与第二方向相交；沿第一方向，相邻有源区之间的间距均相等。
22、在其中一个实施例中，多个有源区分为多个有源组，各有源组内均包括多个沿第一方向等间距间隔排布的有源区，多个有源组沿第二方向等间距间隔排布。
23、上述半导体结构的制作方法中，在形成具有第一开口图案的第二图形化掩膜层之后，直接于第二图形化掩膜层上形成具有第二开口图案的第三图形化掩膜层，再基于第三图形化掩膜层刻蚀第二图形化掩膜层、第一图形化掩膜层及衬底，以在衬底内形成多个有源区。上述制作方法中，在基于第三图形化掩膜层刻蚀第二图形化掩膜层、第一图形化掩膜层及衬底，以在衬底内形成多个有源区的过程中，也会去除各图形化掩膜层（包括第三图形化掩膜层、第二图形化掩膜层、由第一图形化掩膜层转变的第四图形化掩膜层），在去除第二图形化掩膜层、第三图形化掩膜层及第四图形化掩膜层的过程中，均不涉及灰化工艺，使得第一开口图案和第二开口图案的结构一致，进而可以有效改善最终形成的有源区的形貌，确保形成的有源区具有更好的均匀性（沿第一方向，相邻有源区之间的间距均相等），不会存在桥接缺陷等问题，进而确保器件的性能；同时，上述半导体结构的制作方法还可以减少制程工艺，降低成本，提高产率。
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第二图形化掩膜层，包括：
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，于所述第二图形化掩膜层上形成第三图形化掩膜层，包括：
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述第二掩膜层与所述第一掩膜层的刻蚀选择比不同，所述第二掩膜层与所述第三掩膜层的刻蚀选择比不同，且所述第三掩膜层与所述第四掩膜层的刻蚀选择比不同。
5.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述第一掩膜层及所述第三掩膜层均包括旋涂碳层或旋涂硬掩膜层；所述第二掩膜层及所述第四掩膜层均包括氮氧化硅层；所述第一图形化掩膜层包括多晶硅层。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿所述第一方向，相邻所述有源区之间的间距均相等。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀所述第一图形化掩膜层之后，所述第一开口图案及所述第二开口图案转移至所述第一图形化掩膜层内，以将各所述第一掩膜图案切断为多个沿所述第一方向间隔排布的第二掩膜图案；所有的所述第二掩膜图案共同形成所述第四图形化掩膜层。
8.根据权利要求1至7中任一项所述的半导体结构的制作方法，其特征在于，采用一体化刻蚀工艺在同一刻蚀机台内基于所述第三图形化掩膜层刻蚀所述第二图形化掩膜层、所述第一图形化掩膜层及所述衬底。
9.一种半导体结构，其特征在于，包括：衬底，所述衬底内具有多个有源区，各所述有源区均沿第一方向延伸，多个所述有源区沿所述第一方向及第二方向均间隔排布，所述第一方向与所述第二方向相交；沿所述第一方向，相邻所述有源区之间的间距均相等。
10.根据权利要求9所述的半导体结构，其特征在于，多个所述有源区分为多个有源组，各所述有源组内均包括多个沿所述第一方向等间距间隔排布的所述有源区，多个所述有源组沿所述第二方向等间距间隔排布。