半导体结构及其制备方法与流程-k8凯发

本发明涉及集成电路设计及制造，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、由于工艺整合及工艺设计的问题，节点接触结构（node contact，nc）需要在高深宽比的形貌中沉积接触材料进行填洞而形成；而接触材料的沉积工艺一般采用炉管或等离子体增强化学的气相沉积（plasma enhanced chemical vapor deposition，pecvd），无法避免填洞能力差的弊端，制程稳定性较差，导致节点接触结构中不可避免的存在空洞缺陷，从而导致接触节点结构的电阻增加，进而影响器件信号传输。

技术实现思路

1、基于此，本公开提供一种半导体结构及其制备方法，能够改善节点接触结构中存在的空洞缺陷问题，以降低节点接触结构的电阻，确保器件的信号传输，并提高制程稳定性。

2、为了解决上述技术问题及其他问题，根据一些实施例，本公开的一方面提供一种半导体结构的制备方法，方法包括以下步骤。

3、提供衬底，衬底内具有多个间隔排布的有源区，有源区包括源极区、沟道区以及漏极区，沟道区位于源极区和漏极区之间。

4、于衬底上形成多个间隔排布的位线结构，位线结构沿第一方向延伸。

5、刻蚀衬底，以形成沿第一方向延伸的接触槽，接触槽暴露出漏极区。

6、于接触槽内及相邻位线结构之间形成接触材料层，接触材料层填满接触槽及相邻位线结构之间的间隙；接触材料层的顶表面与位线结构的顶表面齐平，且至少位于接触槽区域的接触材料层内无空洞，接触槽区域为接触槽和位于接触槽的正上方的区域。

7、刻蚀接触材料层，以于接触材料层内形成多个间隔排布的隔离槽，刻蚀后剩余的所述接触材料层形成接触层。

8、于隔离槽内形成隔离层。

9、回刻接触层，以形成接触结构，接触结构的顶表面低于隔离层的顶表面。

10、在上述实施例的半导体结构的制备方法中，通过先形成暴露出漏极区的接触槽，于接触槽内及相邻位线结构之间形成接触材料层，接触材料层填满接触槽及相邻位线结构之间的间隙；上述方法形成接触材料层有利于形成高质量的薄膜，使得至少位于接触槽区域的接触材料层内无空洞；之后刻蚀接触材料层，以形成接触层，并于接触材料层内形成多个间隔排布的隔离槽，并于隔离槽内形成隔离层，再通过回刻接触层形成接触结构。如此，通过优化形成接触结构的工艺流程，能够完全避免在高深宽比的凹槽内通过填充形成接触结构，以改善节点接触结构中存在的空洞缺陷问题，从而降低了接触结构的电阻，确保器件的信号传输，并提高了制程的稳定性。

11、在一些实施例中，刻蚀接触材料层，以于接触材料层内形成多个间隔排布的隔离槽之后，于隔离槽内形成隔离层之前，还包括：于保护气氛下对接触层进行热退火处理。

12、在一些实施例中，保护气氛包括氢气气氛，热退火处理的条件包括：温度为400℃-600℃，时间为1h-2h。

13、在一些实施例中，接触槽的深宽比为4：1至5：1。

14、在一些实施例中，于衬底上形成多个间隔排布的位线结构之前，方法还包括：于衬底内形成多个间隔排布的埋入式字线，埋入式字线沿第二方向延伸，第二方向与第一方向相交；其中，隔离层还位于相邻位线结构之间，且位于埋入式字线的正上方。

15、在一些实施例中，刻蚀接触材料层，以于接触材料层内形成多个间隔排布的隔离槽，包括以下步骤。

16、形成掩膜叠层，掩膜叠层包括第一掩膜层及第二掩膜层；第一掩膜层覆盖位线结构的顶表面及接触材料层的顶表面；第二掩膜层位于第一掩膜层背离衬底一侧的顶表面。

17、图形化第二掩膜层，以形成多个间隔排布的第一掩膜图形。

18、形成牺牲层，牺牲层覆盖第一掩膜图形的侧壁、第一掩膜图形的顶部及相邻第一掩膜图形之间的第一掩膜层；位于第一掩膜图形的侧壁的牺牲层的厚度小于相邻第一掩膜图形之间间距的一半，以使得相邻第一掩膜图形之间的牺牲层之间具有填充间隙。

19、于填充间隙内形成填充掩膜层。

20、去除位于第一掩膜图形的侧壁的牺牲层，以形成第二掩膜图形。

21、基于第二掩膜图形刻蚀第一掩膜层，以得到图形化掩膜层，图形化掩膜层定义出隔离槽的形状及位置。

22、去除第二掩膜图形，并基于图形化掩膜层刻蚀接触材料层，以形成隔离槽。

23、去除图形化掩膜层。

24、在一些实施例中，于隔离槽内形成隔离层，包括：

25、于隔离槽内形成氮化硅层或低介电常数层作为隔离层，低介电常数层的介电常数小于氮化硅层的介电常数。

26、在一些实施例中，低介电常数层包括氧化硅层或包括氮化硅层-氧化硅层-氮化硅层的叠层结构。

27、根据一些实施例，本公开的另一方面提供一种半导体结构，半导体结构包括衬底，多个间隔排布的位线结构，接触槽，接触结构以及隔离层；衬底内具有多个间隔排布的有源区，有源区包括源极区、沟道区以及漏极区，沟道区位于源极区和漏极区之间；位线结构位于衬底上，并沿第一方向延伸；接触槽，位于衬底内，接触槽暴露出漏极区且沿第一方向延伸；接触结构，位于接触槽内及相邻位线结构之间，至少位于接触槽区域的接触结构内无空洞，接触槽区域为接触槽和位于接触槽的正上方的区域；隔离层，位于相邻接触结构之间，隔离层的顶表面高于接触结构的顶表面。

28、在上述实施例的半导体结构具有较高的质量，能最大限度的降低漏极到电容的电阻及寄生电容，从而实现降低rc延迟，提高器件响应速度的目的。在形成接触结构的过程中，通过先在深宽比小的接触槽内形成接触材料层，由于接触槽的深宽比较小有利于形成高质量的接触材料层，使得至少位于接触槽区域的接触材料层内无空洞，然后再通过刻蚀接触材料层在接触材料层内形成多个间隔排布的隔离槽，而后在隔离槽内形成隔离层，得到至少在接触槽区域无空洞的接触结构，接触结构位于接触槽内及相邻位线结构之间，本公开实施例中的半导体结构能够完全避免在高深宽比的凹槽内通过填充形成接触结构存在的空洞缺陷问题，从而降低了接触结构的电阻，确保器件的信号传输，并提高了制程的稳定性。

29、在一些实施例中，半导体结构还包括多个间隔排布的埋入式字线，埋入式字线沿第二方向延伸，第二方向与第一方向相交；隔离层还位于相邻位线结构之间，且位于埋入式字线的正上方。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀所述接触材料层，以于所述接触材料层内形成多个间隔排布的隔离槽之后，于所述隔离槽内形成隔离层之前，还包括：于保护气氛下对所述接触层进行热退火处理。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述保护气氛包括氢气气氛，所述热退火处理的条件包括：温度为400℃-600℃，时间为1h-2h。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述接触槽的深宽比为4：1至5：1。

5.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，于所述衬底上形成多个间隔排布的位线结构之前，还包括：

6.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述接触材料层，以于所述接触材料层内形成多个间隔排布的隔离槽，包括：

7.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，于所述隔离槽内形成隔离层，包括：

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述低介电常数层包括氧化硅层或包括氮化硅层-氧化硅层-氮化硅层的叠层结构。

9.一种半导体结构，其特征在于，包括：

10.根据权利要求9所述的半导体结构，其特征在于，还包括：多个间隔排布的埋入式字线，所述埋入式字线沿第二方向延伸，所述第二方向与所述第一方向相交；所述隔离层还位于相邻所述位线结构之间，且位于所述埋入式字线的正上方。

技术总结
本公开涉及一种半导体结构及其制备方法，方法包括：提供衬底，衬底内具有多个间隔排布的有源区，有源区包括源极区以及漏极区；于衬底上形成多个间隔排布的位线结构；刻蚀衬底，以形成沿第一方向延伸的接触槽，接触槽暴露出漏极区；于接触槽内及相邻位线结构之间形成接触材料层，接触材料层填满接触槽及相邻位线结构之间的间隙；接触材料层的顶表面与位线结构的顶表面齐平，且至少位于接触槽区域的接触材料层内无空洞，接触槽区域为接触槽和位于接触槽的正上方的区域；刻蚀接触材料层，以于接触材料层内形成多个间隔排布的隔离槽；于隔离槽内形成隔离层；回刻接触层，以形成接触结构。能够改善节点接触结构中存在的空洞缺陷问题，以降低电阻。

技术研发人员：李烨,张磊,郑至翔
受保护的技术使用者：长鑫集电（北京）存储技术有限公司
技术研发日：
技术公布日：2024/2/8