半导体器件及其制造方法与流程-k8凯发

本专利文献涉及存储电路或存储器件以及它们在电子器件或电子系统中的应用。

背景技术：

1、近来，随着电子器具倾向于小型化、低功耗、高性能、多功能化等方向发展，本领域已经对能够在诸如计算机、便携式通信器件等多种电子器具中储存信息的半导体器件有所需求，并且已经对所述半导体器件进行了研究。这样的半导体器件包括：能够利用它们根据所施加的电压或电流而在不同电阻状态之间切换的特性来储存数据的半导体器件，例如，rram(电阻式随机存取存储器)、pram(相变随机存取存储器)、fram(铁电随机存取存储器)、mram(磁性随机存取存储器)、电熔丝等。

技术实现思路

1、在实施例中，一种半导体器件可以包括：多个字线，该多个字线沿第一方向延伸；多个位线，该多个位线与多个字线间隔开并且沿不同于第一方向的第二方向延伸；多个存储单元，该多个存储单元分别被设置在多个字线和多个位线的交叉区域处，每个存储单元被耦接在一对对应的位线和对应的字线之间并且与一对对应的位线和对应的字线电连接，所述一对对应的位线和对应的字线在所述存储单元处交叉，并且每个存储单元被构造成包括：可变电阻元件，该可变电阻元件通过呈现不同的电阻值来储存数据；以及选择元件，该选择元件串联连接到可变电阻元件，以将可变电阻元件与一对对应的位线和对应的字线选择性地连接或断开；以及升压线(boosting line)，该升压线连接到选择元件的一部分，该选择元件的一部分位于选择元件的与字线和位线中的一个连接的一个端部和选择元件的与可变电阻元件连接的另一端部之间，其中，升压线向选择元件供应升压电压，以降低经由一对对应的位线和对应的字线施加到存储单元用以操作该存储单元的电压。

2、在实施例中，一种半导体器件可以包括：衬底；多个字线，该多个字线被设置在衬底之上并且沿第一方向延伸；多个存储单元，该多个存储单元沿第一方向布置并且与多个字线中的每个字线交叠，每个存储单元包括沿竖向方向堆叠的选择元件和可变电阻元件；升压线，该升压线与选择元件的侧表面的一部分接触；以及多个位线，该多个位线被设置在存储单元之上并且沿与第一方向交叉的第二方向延伸。

3、在实施例中，一种用于制造半导体器件的方法，可以包括：在衬底之上形成多个字线，该多个字线沿第一方向延伸；形成多个选择元件，该多个选择元件沿第一方向布置以与多个字线中的每个字线交叠；在选择元件的一侧上形成升压线，该升压线与选择元件的侧表面的一部分接触；在选择元件之上形成可变电阻元件；以及形成多个位线，该多个位线被设置在可变电阻元件之上并且沿与第一方向交叉的第二方向延伸。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，被施加到所述选择元件的电压对应于所述字线与所述位线之间的电势差、所述字线与所述升压线之间的电势差、以及所述位线与所述升压线之间的电势差的总和。

3.根据权利要求1所述的半导体器件，其中，当使所述选择元件导通所需的电压为第一电压时，-第一电压/4、 第一电压/4、以及-第一电压/4分别被施加到与选定的存储单元的所述选择元件连接的所述字线、所述位线、以及所述升压线，并且0v的电压被施加到与每个剩余存储单元的所述选择元件连接的所述字线、所述位线、以及所述升压线。

4.根据权利要求1所述的半导体器件，其中，所述升压线沿所述第一方向延伸。

5.根据权利要求1所述的半导体器件，还包括：

6.根据权利要求5所述的半导体器件，其中，被施加到所述选择元件的电压对应于所述字线与所述位线之间的电势差、所述字线与所述升压线之间的电势差、所述字线与所述附加升压线之间的电势差、所述位线与所述升压线之间的电势差、所述位线与所述附加升压线之间的电势差、以及所述升压线与所述附加升压线之间的电势差的总和。

7.根据权利要求5所述的半导体器件，其中，当使所述选择元件导通所需的电压为第一电压时，0v的电压、 第一电压/6、-第一电压/8、以及-第一电压/8分别被施加到与选定的存储单元的所述选择元件连接的所述字线、所述位线、所述升压线、以及所述附加升压线，并且0v的电压被施加到与每个剩余存储单元的所述选择元件连接的所述字线、所述位线、所述升压线、以及所述附加升压线。

8.根据权利要求5所述的半导体器件，其中，所述升压线和所述附加升压线沿所述第一方向延伸。

9.一种半导体器件，包括：

10.根据权利要求9所述的半导体器件，其中，所述选择元件包括绝缘层和掺杂剂，所述掺杂剂掺杂在所述绝缘层中。

11.根据权利要求10所述的半导体器件，其中，所述掺杂剂形成能够俘获所述绝缘层中的导电载流子的俘获点。

12.根据权利要求10所述的半导体器件，其中，除了所述选择元件的侧表面的一部分之外，所述选择元件的侧表面的剩余部分被所述绝缘层包围。

13.根据权利要求9所述的半导体器件，还包括：

14.根据权利要求13所述的半导体器件，其中，所述可变电阻元件被设置在所述电极层之上以与所述电极层交叠。

15.根据权利要求9所述的半导体器件，其中，所述升压线沿所述第一方向延伸。

16.根据权利要求10所述的半导体器件，其中，所述升压线的厚度小于或等于所述绝缘层的厚度。

17.根据权利要求9所述的半导体器件，还包括：

18.根据权利要求17所述的半导体器件，其中，除所述选择元件的侧表面的一部分和另一部分之外的所述选择元件的侧表面的剩余部分被绝缘层包围。

19.根据权利要求17所述的半导体器件，其中，所述升压线和所述附加升压线沿所述第一方向延伸。

20.根据权利要求17所述的半导体器件，其中，所述升压线和所述附加升压线中的每一个的厚度小于或等于绝缘层的厚度。

21.一种用于制造半导体器件的方法，包括：

22.根据权利要求21所述的方法，其中，形成所述选择元件包括：

23.根据权利要求22所述的方法，其中，形成所述升压线包括：

24.根据权利要求22所述的方法，其中，所述可变电阻元件形成为与所述导电材料交叠。

25.根据权利要求21所述的方法，还包括：

26.根据权利要求25所述的方法，其中，形成所述选择元件包括：

27.根据权利要求26所述的方法，其中，形成所述升压线和形成所述附加升压线包括：

技术总结
提供一种半导体器件及其制造方法，该半导体器件可以包括：多个字线，该多个字线沿第一方向延伸；多个位线，该多个位线沿与第一方向交叉的第二方向延伸；多个存储单元，该多个存储单元分别连接在多个字线和多个位线之间，并且每个存储单元包括选择元件和可变电阻元件；以及升压线，该升压线连接到选择元件的一部分，其中选择元件的一部分定位于选择元件的与字线和位线中的一个连接的一个端部和选择元件的与可变电阻元件连接的另一端部之间。

技术研发人员：徐秀万
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/2/8