存储器模块、其训练方法和存储器系统与流程-k8凯发

本公开的实施例涉及半导体存储器件，更具体地，涉及用于调整区块间时序的存储器模块、包括该存储器模块的存储器系统以及用于调整区块间时序的方法。

背景技术：

1、近来，诸如智能手机、台式计算机、膝上型计算机、平板电脑、可穿戴装置和移动装置的各种电子装置被广泛使用。这些电子装置通常包括用于存储数据的半导体存储器件。作为半导体存储器件的示例，作为易失性存储器的动态随机存取存储器(dram)器件通过存储在电容器中的电荷来存储数据。

2、通常，被提供为低功率移动存储器的存储器模块可以被分成两个或更多区块。即，在双区块结构的情况下，安装在存储器模块的基板上的多个半导体存储器件可以排列成两个区块，并且属于同一区块的半导体存储器件可以被同时访问。区块可以指存储器控制器向半导体存储器件输入数据和/或从半导体存储器件输出数据的单元。如果单个区块具有例如64位的数据传输宽度，则双区块可以具有两倍于单个区块的数据传输宽度。然而，双区块也可以被配置为具有与单区块相同的宽度。

3、随着高容量和高速度的趋势，高速输入的命令/地址(在下文中称为ca)的信号完整性(si)特性已经恶化。具体地，在多区块系统中，由于区块之间的特性分布，实现信号完整性si变得越来越困难。为了克服这一点，可以在存储器控制器中单独控制每一区块的命令/地址ca时钟的时序，但是这降低了相关组件的性能和负担。

技术实现思路

1、本公开的实施例提供了一种匹配类型的多区块存储器模块、存储器系统和能够补偿区块之间的时钟时滞的训练方法。

2、根据本公开的一方面，提供一种存储器模块，其包括：第一存储器件，所述第一存储器件包括第一区块；以及第二存储器件，所述第二存储器件包括第二区块，并且被配置为与所述第一存储器件共享命令/地址(ca)信号和时钟信号，其中，所述第一存储器件和所述第二存储器件以匹配的方式接收所述ca信号和所述时钟信号，并且所述第一存储器件包括可变调整电路，所述可变调整电路被配置为调整所接收的时钟信号的特性。

3、所述时钟信号对应于用于锁存所述ca信号的选通信号。

4、所述第一存储器件可以包括：ca调整电路，所述ca调整电路被配置为基于第一值调整ca信号的特性；所述可变调整电路，所述可变调整电路被配置为基于第二值调整时钟信号的特性；以及触发器，所述触发器被配置为基于调整后的时钟信号锁存从所述第一电路输出的ca信号。

5、所述第一存储器件可以包括延迟控制逻辑，所述延迟控制逻辑被配置为调整所述可变调整电路。

6、所述延迟控制逻辑可以是通过从所述第一存储器件的外部提供的模式寄存器设置命令来控制的。

7、所述延迟控制逻辑可以包括引信偏移，所述引信偏移被配置为根据所述第一存储器件的外部控制将所述可变延迟逻辑设置为所述第二值。

8、所述第二值可以是通过对所述第一存储器件和所述第二存储器件的命令总线训练来确定的。

9、根据本公开的另一方面，提供一种用于共享命令/地址(ca)信号和时钟信号的匹配类型的多区块存储器模块的训练方法，所述方法包括：在第一区块中执行第一命令总线训练以检查所述ca信号和所述时钟信号的对准；在第二区块中执行第二命令总线训练以检查所述ca信号和所述时钟信号的对准；基于所述第一命令总线训练和所述第二命令总线训练的结果，检查所述第一区块中的所述ca信号的第一裕量和所述第二区块中的所述ca信号的第二裕量；以及基于所述第一区块中的所述ca信号的所述第一裕量调整所述第一区块内的所述时钟信号的延迟，或者基于所述第二区块中的所述ca信号的所述第二裕量调整所述第二区块内的时钟信号的延迟。

10、所述第一区块或所述第二区块可以包括用于调整所述时钟信号的延迟的可变延迟线。

11、所述方法可以包括通过模式寄存器设置命令或引信程序来调整所述可变延迟线。

12、所述时钟信号可以对应于用于锁存所述命令/地址信号的选通信号。

13、根据本公开的另一方面，提供一种存储器系统，其包括：存储器控制器，所述存储器控制器被配置为通过第一总线传输第一信号并且通过第二总线传输时钟信号；以及存储器模块，所述存储器模块包括第一区块存储器和第二区块存储器，所述第一区块存储器和所述第二区块存储器被配置为共享所述第一总线和所述第二总线，其中，所述第一区块存储器或所述第二区块存储器包括可变调整电路，所述可变调整电路被配置为可变地调整通过所述第二总线接收的所述时钟信号的特性。

14、所述第一区块存储器或所述第二区块存储器可以以匹配的方式接收所述第一信号和所述时钟信号。

15、通过所述第一总线传输的所述第一信号可以对应于命令/地址(ca)信号。

16、通过所述第一总线传输的所述第一信号可以对应于数据(dq)信号。

17、所述第一区块存储器可以包括：固定调整电路，所述固定调整电路被配置为基于第一值调整所述第一信号的特性；所述可变调整电路，所述可变调整电路被配置为基于第二值可变地调整时钟信号的特性；以及触发器电路，所述触发器电路被配置为基于从所述可变调整电路输出的调整后的时钟信号锁存从所述固定调整电路输出的所述第一信号。

18、所述第一区块存储器可以包括延迟控制逻辑，所述延迟控制逻辑被配置为基于控制信号来设置所述第二值。

19、所述延迟控制逻辑可以包括模式寄存器设置或引信选项。

20、所述存储器控制器还可以被配置为执行命令总线训练，以检测所述第一区块存储器和所述第二区块存储器的所述第一总线的时滞。

21、所述存储器控制器还可以被配置为基于所述命令总线训练的结果来设置所述第一区块存储器和所述第二区块存储器之一的所述可变调整电路的延迟大小。

技术特征：

1.一种存储器模块，所述存储器模块包括：

2.根据权利要求1所述的存储器模块，其中，所述时钟信号对应于用于锁存所述命令/地址信号的选通信号。

3.根据权利要求1所述的存储器模块，其中，所述第一存储器件还包括：命令/地址调整电路，所述命令/地址调整电路被配置为基于第一值调整所述命令/地址信号的特性，

4.根据权利要求1所述的存储器模块，其中，所述第一存储器件还包括延迟控制逻辑，所述延迟控制逻辑被配置为调整所述可变调整电路。

5.根据权利要求4所述的存储器模块，其中，所述延迟控制逻辑是通过从所述第一存储器件的外部提供的模式寄存器设置命令来控制的。

6.根据权利要求4所述的存储器模块，其中，所述延迟控制逻辑包括引信偏移，所述引信偏移被配置为根据所述第一存储器件的外部控制将所述可变延迟逻辑设置为所述第二值。

7.根据权利要求3所述的存储器模块，其中，所述第二值是通过对所述第一存储器件和所述第二存储器件的命令总线训练来确定的。

8.一种用于共享命令/地址信号和时钟信号的匹配类型的多区块存储器模块的训练方法，所述训练方法包括：

9.根据权利要求8所述的训练方法，其中，所述第一区块或所述第二区块包括用于调整时钟信号的延迟的可变延迟线。

10.根据权利要求9所述的训练方法，所述训练方法还包括通过模式寄存器设置命令或引信程序来调整所述可变延迟线。

11.根据权利要求8所述的训练方法，其中，所述时钟信号对应于用于锁存所述命令/地址信号的选通信号。

12.一种存储器系统，所述存储器系统包括：

13.根据权利要求12所述的存储器系统，其中，所述第一存储器区块或所述第二存储器区块以匹配的方式接收所述第一信号和所述时钟信号。

14.根据权利要求12所述的存储器系统，其中，通过所述第一总线传输的所述第一信号对应于命令/地址信号。

15.根据权利要求12所述的存储器系统，其中，通过所述第一总线传输的所述第一信号对应于数据信号。

16.根据权利要求12所述的存储器系统，其中，所述存储器区块还包括：固定调整电路，所述固定调整电路被配置为基于第一值调整所述第一信号的特性，

17.根据权利要求16所述的存储器系统，其中，所述第一存储器区块包括延迟控制逻辑，所述延迟控制逻辑被配置为基于控制信号来设置所述第二值。

18.根据权利要求17所述的存储器系统，其中，所述延迟控制逻辑包括模式寄存器设置或引信选项。

19.根据权利要求12所述的存储器系统，其中，所述存储器控制器还被配置为执行命令总线训练，以检测所述第一存储器区块和所述第二存储器区块的所述第一总线的时滞。

20.根据权利要求19所述的存储器系统，其中，所述存储器控制器还被配置为基于所述命令总线训练的结果来设置所述第一存储器区块和所述第二存储器区块之一的所述可变调整电路的延迟大小。

技术总结
提供了存储器模块、其训练方法和存储器系统，所述存储器模块包括构成第一区块的第一存储器件和构成第二区块的第二存储器件，第二存储器件与第一存储器件共享命令/地址信号和时钟信号。第一存储器件和第二存储器件接收匹配类型的命令/地址信号和时钟信号，并且第一存储器件包括用于调整所接收的时钟信号的延迟的可变延迟线。

技术研发人员：严泳度,薛昊锡,吴台荣
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/2/8