一种fpga位线缓冲器电路的制作方法-k8凯发

本发明涉及fpga设计领域，尤其涉及一种fpga位线缓冲器电路。

背景技术：

1、在fpga芯片中，配置存储器是非常重要的部分。配置存储器在fpga芯片中是分布式放置在绕线开关的附近，以便于版图实现。

2、图1为传统的一列配置寄存器存储单元，如图所示，电路包括一列位存储单元、字线控制单元、位线控制单元(亦包括预充电单元、写入单元和读出单元等)。当读写数据时，通过预充电单元为bl(位线)、blb(反位线)充电，利用字线控制单元将需要读写的对应存储单元的wl打开，并利用位线控制单元通过写入单元以及读出单元，完成数据的读写。

3、图2是常见的传统配置寄存器的位存储单元，如图所示，典型的位存储单元由6个晶体管组成，可以实现数据读写和数据保持功能。当写入数据时，打开输入/输出传输管，数据信号被存储到位存储单元中；当读取数据时，位单元中存储的信号会通过输入/输出传输管读出到位线bl、blb上，再经过放大器和解码器等后续电路处理后输出。

4、当fpga容量变大，芯片尺寸增加情况下，分布式配置存储器的wl(字线)控制器和bl(位线)控制器的范围比较大，wl和bl都会比较长。当bl比较长的时候，需要一定长度增加bl缓冲器(位线缓冲器)，由于bl是读写双向的，故而bl缓冲器需要能实现读写信号的放大作用。

5、位线缓冲器可以由mpnl和mppl组成的传输门进行传输，实现对存储单元的读写操作。cmos传输门作为开关使用，当传输门控制信号控制其打开时，传输门会快速地将输入信号传输到输出。在位线缓冲器中，mpnl和mppl被用作位线驱动器的传输门，通过控制它们的开关状态来实现对位线的驱动。

6、mpnl和mppl的连接方式可能会根据具体的电路设计而有所不同，但它们的作用和连接端基本相同，位线缓冲器性能受到位单元的面积、响应速度、功耗等因素的影响，因此如何设计高性能和高可靠性的位线缓冲器是配置存储器设计的一个亟待解决的任务。

技术实现思路

1、为了解决现有技术中的上述问题，本发明公开的实施例提供了一种fpga位线缓冲器电路，该电路包括：

2、位线控制单元、字线控制单元、预充电单元、位存储器单元以及位线缓冲器；

3、所述位线控制单元包括缓冲器使能引脚以及wdl、wdlb数据引脚，所述wdl、wdlb数据引脚与wdl、wdlb线相连；所述字线控制单元包括缓冲器使能引脚以及地址选择引脚；

4、所述位线缓冲器通过bl、blb与位线控制单元、预充电单元、位存储器单元相连，通过地址选择线与字线控制单元的地址选择引脚相连；通过缓冲器使能线、反相缓冲器使能线与位线控制单元、字线控制单元的缓冲器使能引脚相连；

5、所述位线缓冲器，包括缓冲器存储单元、缓冲器使能线、反相缓冲器使能线、位线驱动单元、反位线驱动单元；

6、所述位线驱动单元包括mpnl和mppl两个mos管组成的cmos传输门；其中，mpnl和mppl输入端接入位线与位线控制单元相连，输出端与缓冲器存储单元相连，mpnl的驱动端与缓冲器使能线相连、mppl的驱动端与反相缓冲器使能线相连；

7、所述反位线驱动单元包括mpnr和mppr两个mos管组成的cmos传输门；其中，mpnr和mppr输入端接入反位线与控制单元相连，输出端与缓冲器存储单元相连，mpnr的驱动端与缓冲器使能线相连、mppr的驱动端与反相缓冲器使能线相连。

8、另一方面，本发明提供了另一实施例，用于进一步加强增强型位线缓冲器电路的长线驱动性，对上述电路进行优化，所述位线驱动单元还包括：

9、高位线驱动使能单元和低位线驱动使能单元，所述高位线驱动使能单元包括一个传输门，输入端与高位线相连，输出端与位线相连；栅极与缓冲器高使能脚相连，漏极与反相缓冲器高使能脚相连；

10、低位线驱动使能单元包括一个传输门，输入端与低位线相连，输出端与位线相连，传输门的栅极与缓冲器低使能脚相连，漏极与反相缓冲器低使能脚相连；

11、所述反位线驱动单元还包括，

12、高反位线驱动使能单元和低反位线驱动使能单元，所述高反位线驱动使能单元包括一个传输门，输入端与高反向位线相连，输出端与反向位线相连；栅极与缓冲器高使能脚相连，漏极与反相缓冲器高使能脚相连；

13、所述低反位线驱动使能单元包括一个传输门，输入端与低反向位线相连，输出端与反向位线相连；栅极与缓冲器低使能脚相连，漏极与反相缓冲器低使能脚相连。

14、相较于现有技术，本发明公开的实施例在位存储器的基础上通过添加位线驱动单元、反位线驱动单元，对位存储中的电路进行放大增强，实现了一种高性能和高可靠性的基于位存储单元的位线缓冲器。进一步的，在位线驱动单元和反位线驱动单元的两端加入高位线驱动使能单元、低位线驱动使能单元高反位线驱动使能单元以及低反位线驱动使能单元对位线缓冲器的长线驱动性做了有效的提升。

技术特征：

1.一种fpga位线缓冲器电路，其特征在于，所述电路包括：

2.根据权利要求1所述的fpga位线缓冲器电路，其特征在于，所述电路写操作的工作原理，包括：

3.根据权利要求1所述的fpga位线缓冲器电路，其特征在于，所述电路写操作的工作原理，还包括：

4.根据权利要求2-3任一项所述的fpga位线缓冲器电路，其特征在于，所述电路写操作的工作原理，还包括：

5.根据权利要求1所述的fpga位线缓冲器电路，其特征在于，所述电路读操作的工作原理，包括：

6.根据权利要求1所述的fpga位线缓冲器电路，其特征在于，所述电路读操作的工作原理，还包括：

7.根据权利要求5-6任一项所述的fpga位线缓冲器电路，其特征在于，所述电路读操作的工作原理，还包括：

8.一种进一步加强增强型位线缓冲器电路，对权利要求1-7任一项所述电路进行加强，其特征在于：

9.根据权利要求8所述的进一步加强增强型位线缓冲器电路，其特征在于，所述电路写操作的工作原理，包括：

10.根据权利要求8所述的进一步加强增强型位线缓冲器电路，其特征在于，所述电路读操作的工作原理，包括：

技术总结
本发明实施例公开了一种fpga位线缓冲器电路，电路包括：控制单元、预充电单元、位存储器单元以及位线缓冲器。位线缓冲器包括：缓冲器存储单元、缓冲器使能线、反相缓冲器使能线、位线驱动单元、反位线驱动单元。在本发明实施例中，在位存储器的基础上通过添加位线驱动单元、反位线驱动单元，对位存储中的电路进行放大增强，实现了一种高性能和高可靠性的存储单元的位线缓冲器。进一步的，在位线驱动单元和反位线驱动单元的两端加入高位线驱动使能单元、低位线驱动使能单元、高反位线驱动使能单元以及低反位线驱动使能单元对位线缓冲器的长线驱动性做了有效的提升。

技术研发人员：薛庆华
受保护的技术使用者：京微齐力（北京）科技股份有限公司
技术研发日：
技术公布日：2024/2/8