一种像素电路及其驱动方法、显示装置与流程-k8凯发

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术：

有机电致发光显示(英文名称：organiclight-emittingdiode,简称：oled)面板制造工艺以及使用过程中驱动薄膜晶体管(英文名称：drivingthinfilmtransistor，英文简称：dtft)的阈值会产生漂移，所以需要对oled中的每个像素进行阈值补偿，从而消除各像素亮度不均匀的问题。

参照图1所示，现有技术的中一种像素电路包括：7个p型晶体管(t1-t7)、1个存储电容(cst)以及一个发光器件(oled)，该像素电路通过4个电压信号端(vref、vinit、vdd、vss)和3个扫描信号端(em、s1、s2)驱动工作。具体的，参照图2所示，其进行阈值补偿的过程为：第一阶段(t1)，s1输出低电平，t1和t7导通，s2输出高电平，t2和t4截止，节点n1的电压变为vinit的电压，节点n2的电压变为vref的电压，同时cst两极分别充电；第二阶段(t2)，s1输出高电平，晶t1和t7截止，s2输出低电平，t2和t4导通，数据电压端vdata的电压写入节点n2，同时，vdd的电压通过t3和t2写入节点n1，又因为t3具有阈值电压，所以最终节点n1的电压为vdd的电压与t3的阈值电压的绝对值差值，cst两极再次分别充电；第三阶段(t3)，s1、s2均输出高电平，em输出低电平，t1、t2、t4、t7截止，t5、t6导通，因此节点n2的电压又变为vref的电压，节点n1变为浮空状态，cst又一次充电，且由于在第二阶段时,节点n1与节点n2的电压差为：vdd-|vth|-vdata，cst两极电压发生等势跳变，所以节点n1的电压变为vdd-|vth|-vdata vref；其中，vdd、vth、vdata分别为vdd的电压、t3的阈值电压、vdata的电压、vref的电压。在以上三个阶段完成后，t3输出的驱动电流为：

ioled＝1/2k(vdata-vref)²；其中，为k工艺常数。

上述驱动电流的公式可知，驱动电流不再受晶体管t3的阈值电压的影响，可以消除各像素亮度不均匀的问题。然而，由上述像素电路的阈值补偿过程可知：在阈值读取过程中存储电容cst需要进行电压跳变，而在存储电容cst两极的电压发生等势跳变时，由于电路中的寄生电容的影响还会导致跳变后的电压存在差异，进而影响阈值电压的补偿。

技术实现要素：

本发明的实施例提供一种像素电路及其驱动方法、显示装置，用于减小或消除像素电路读取的阈值电压的误差。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种像素电路，包括：初始化单元、阈值读取单元、储能单元、控制单元、驱动单元以及显示单元；

所述初始化单元连接复位电压端、控制节点以及第一扫描信号端，用于在所述第一扫描信号端的电压的控制下将所述复位电压端的电压输出至所述控制节点；

所述阈值读取单元连接数据电压端、第二扫描信号端、所述控制节点、所述驱动单元的输入端以及所述驱动单元的输出端，用于在所述第二扫描信号端的电压的控制下使所述数据电压端的电压流经所述驱动单元后写入所述控制节点；

所述储能单元连接所述控制节点和所述复位电压端，用于存储所述控制节点的电压；

所述控制单元连接第一电平端、第三扫描信号端以及所述驱动单元的输入端，用于在所述第三扫描信号端的电压的控制下将所述第一电平端的电压输出至所述驱动单元的输入端；

所述驱动单元的控制端连接所述控制节点，用于在所述驱动单元的输入端的电压和所述控制节点的电压的控制下在所述驱动单元的输出端输出驱动电流；

所述显示单元连接第二电平端、所述驱动单元的输出端以及所述第三扫描信号端，用于在所述驱动电流和所述第三扫描信号端的电压的控制下显示灰阶。

可选的，所述初始化单元包括：第一晶体管；

所述第一晶体管的第一极连接所述复位电压端，所述第一晶体管的第二极连接所述控制节点，所述第一晶体管的栅极连接所述第一扫描信号端。

可选的，所述阈值读取单元包括：第二晶体管和第三晶体管；

所述第二晶体管的第一极连接所述控制节点，所述第二晶体管的第二极连接所述驱动单元的输入端，所述第二晶体管的栅极连接所述第二扫描信号端；

所述第三晶体管的第一极连接所述数据电压端，所述第三晶体管的第二极连接所述驱动单元的输出端，所述第三晶体管的栅极连接所述第二扫描信号端。

可选的，所述阈值读取单元包括：第二晶体管和第三晶体管；

所述第二晶体管的第一极连接所述控制节点，所述第二晶体管的第二极连接所述驱动单元的输出端，所述第二晶体管的栅极连接所述第二扫描信号端；

所述第三晶体管的第一极连接所述数据电压端，所述第三晶体管的第二极连接所述驱动单元的输入端，所述第三晶体管的栅极连接所述第二扫描信号端。

可选的，所述储能单元包括：存储电容；

所述存储电容的第一极连接所述复位电压端，所述存储电容的第二极连接所述控制节点。

可选的，所述控制单元包括：第四晶体管；

所述第四晶体管的第一极连接所述第一电平，所述第四晶体管的第二极连接所述驱动单元的输入端，所述第四晶体管的栅极连接所述第三扫描信号端。

可选的，所述驱动单元为驱动晶体管；

所述驱动单元的输入端为驱动晶体管的源极，所述驱动单元的输出端为驱动晶体管的漏极，所述驱动单元的控制端为驱动晶体管的栅极。

可选的，所述显示单元包括：第五晶体管和发光二极管；

所述第五晶体管的第一极连接所述驱动单元的输出端，所述第五晶体管的第二极连接所述发光二极管的阳极，所述第五晶体管的栅极连接所述第三扫描端；

所述发光二极管的阴极连接所述第二电平端。

第二方面，提供一种像素电路的驱动方法，用于驱动第一方面的任一像素电路，所述方法包括：

第一阶段，初始化单元在第一扫描信号端的电压的控制下将复位电压端的电压输出至控制节点；

第二阶段，阈值读取单元在第二扫描信号端的电压的控制下使所述数据电压端的电压流经所述驱动单元后写入所述控制节点；

第三阶段，控制单元在第三扫描信号端的电压的控制下将第一电平端的电压输出至驱动单元的输入端；储能单元保持所述控制节点的电压为数据电压端的电压与驱动单元的阈值电压的绝对值的差；驱动单元在驱动单元的输入端的电压和控制节点的电压的控制下在驱动单元的输出端输出驱动电流；显示单元在驱动电流和第三扫描信号端的电压的控制下显示灰阶。

第三方面，提供一种显示装置，包括第一方面的任一像素电路。

本发明实施例提供的像素电路，包括：初始化单元、阈值读取单元、储能单元、控制单元、驱动单元以及显示单元；其中，初始化单元可以在第一扫描信号端的电压的控制下将复位电压端的电压输出至控制节点；阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点；储能单元能够存储控制节点的电压，控制单元可以在第三扫描信号端的电压的控制下将第一电平端的电压输出至驱动单元的输入端；驱动单元可以在驱动单元的输出端输出驱动电流；显示单元可以在驱动电流和第三扫描信号端的电压的控制下显示灰阶；由于阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点，因此阈值读取单元可以将控制节点调节为数据电压端的电压与驱动单元的阈值电压的绝对值的差，即，可以读取驱动单元的阈值电压，又因为阈值读取单元在读取驱动单元的阈值电压过程中是直接通过数据电压端写入控制节点的，无需电压发生等势跳变就可读取驱动单元的阈值电压，所以可以避免电路中的寄生电容对读取的阈值电压的影响，所以本发明实施例可以减小或消除像素电路读取的阈值电压的误差。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的像素电路的电路图；

图2为图1所示像素电路的驱动信号的时序状态图；

图3为本发明实施例提供的像素电路的示意性结构；

图4为本发明实施例提供的像素电路的电路图之一；

图5为本发明实施例提供的像素电路的电路图之二；

图6为本发明实施例提供的像素电路的驱动方法的步骤流程图；

图7为本发明实施例提供的像素电路的驱动信号的时序状态图；

图8为本发明实施例提供的第一阶段时图4所示像素电路的等效电路图；

图9为本发明实施例提供的第二阶段时图4所示像素电路的等效电路图；

图10为本发明实施例提供的第三阶段时图4所示像素电路的等效电路图；

图11为本发明实施例提供的第二阶段时图5所示像素电路的等效电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括p型开关晶体管和n型开关晶体管两种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止；驱动晶体管包括p型和n型，其中p型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态；其中n型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。

本发明的实施例提供一种像素电路，参照图3所示，该像素电路包括：初始化单元11、阈值读取单元12、储能单元13、控制单元14、驱动单元15以及显示单元16。

初始化单元11连接复位电压端vinit、控制节点n1以及第一扫描信号端s1，用于在第一扫描信号端s1的电压的控制下将复位电压端vinit的电压输出至控制节点n1。

阈值读取单元12连接数据电压端vdata、第二扫描信号端s2、控制节点n1、驱动单元15的输入端i以及驱动单元15的输出端o，用于在第二扫描信号端s2的电压的控制下使数据电压端vdata的电压流经驱动单元15后写入控制节点n1。

储能单元13连接控制节点n1和复位电压端vinit，用于存储控制节点n1的电压。

控制单元14连接第一电平端v1、第三扫描信号端em以及驱动单元15的输入端i，用于在第三扫描信号端s3的电压的控制下将第一电平端v1的电压输出至驱动单元15的输入端i。

驱动单元15的控制端q连接控制节点n1，用于在驱动单元15的输入端i的电压和控制节点q的电压的控制下在驱动单元15的输出端o输出驱动电流。

显示单元16连接第二电平端v2、驱动单元15的输出端o以及第三扫描信号端em，用于在驱动电流和第三扫描信号端s3的电压的控制下显示灰阶。

本发明实施例提供的像素电路，包括：初始化单元、阈值读取单元、储能单元、控制单元、驱动单元以及显示单元；其中，初始化单元可以在第一扫描信号端的电压的控制下将复位电压端的电压输出至控制节点；阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点；储能单元能够存储控制节点的电压，控制单元可以在第三扫描信号端的电压的控制下将第一电平端的电压输出至驱动单元的输入端；驱动单元可以在驱动单元的输出端输出驱动电流；显示单元可以在驱动电流和第三扫描信号端的电压的控制下显示灰阶；由于阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点，因此阈值读取单元可以将控制节点调节为数据电压端的电压与驱动单元的阈值电压的绝对值的差，即，可以读取驱动单元的阈值电压，又因为阈值读取单元在读取驱动单元的阈值电压过程中是直接通过数据电压端写入控制节点的，无需电压发生等势跳变就可读取驱动单元的阈值电压，所以可以避免电路中的寄生电容对读取的阈值电压的影响，所以本发明实施例可以减小或消除像素电路读取的阈值电压的误差。

可选的，参照图4或5所示，上述像素电路中的初始化单元11包括：第一晶体管t1；

第一晶体管t1的第一极连接复位电压端vinit，第一晶体管t1的第二极连接控制节点n1，第一晶体管t1的栅极连接第一扫描信号端s1。

可选的，参照图4或5所示，上述像素电路中的储能单元13包括：存储电容cst；

存储电容cst的第一极连接复位电压端vinit，存储电容cst的第二极连接控制节点n1。

可选的，参照图4或5所示，上述像素电路中的控制单元14包括：第四晶体管t4；

第四晶体管t4的第一极连接第一电平v1，第四晶体管t4的第二极连接驱动单元15的输入端i，第四晶体管t4的栅极连接第三扫描信号端em。

可选的，参照图4或5所示，上述像素电路中的控制单元14驱动单元为驱动晶体管dtft；

驱动单元15的输入端i为驱动晶体管dtft的源极，驱动单元15的输出端o为驱动晶体管dtft的漏极，驱动单元15的控制端q为驱动晶体管dtft的栅极。

可选的，参照图4或5所示，上述像素电路中的显示单元16包括：第五晶体管t5和发光二极管oled；

第五晶体管t5的第一极连接驱动单元15的输出端o，第五晶体管t5的第二极连接发光二极管oled的阳极，第五晶体管t5的栅极连接第三扫描端；

发光二极管oled的阴极连接第二电平端v2。

可选的，参照图4所示，上述像素电路中的阈值读取单元12包括：第二晶体管t2和第三晶体管t3；

第二晶体管t2的第一极连接控制节点n1，第二晶体管t2的第二极连接驱动单元15的输入端i，第二晶体管t2的栅极连接第二扫描信号端s2；

第三晶体管t3的第一极连接数据电压端vdata，第三晶体管t3的第二极连接驱动单元15的输出端o，第三晶体管t3的栅极连接第二扫描信号端s2。

可选的，参照图5所示，上述像素电路中阈值读取单元12包括：第二晶体管t2和第三晶体管t3；

第二晶体管t2的第一极连接控制节点n1，第二晶体管t2的第二极连接驱动单元15的输出端o，第二晶体管t2的栅极连接第二扫描信号端s2；

第三晶体管t3的第一极连接数据电压端vdata，第三晶体管t3的第二极连接驱动单元15的输入端i，第三晶体管t3的栅极连接第二扫描信号端s2。

相比于现有中的像素电路(图1所示像素电路)，本发明实施例的图4或图5所示像素电路中仅包括5个开关晶体管和1个驱动晶体管，减少了晶体管的使用数量，因此本发明实施例提供的像素电路还更有利于提高显示装置的分辨率。

本发明再一实施例提供一种像素电路的驱动方法，该像素电路的驱动方法用于驱动上述任一实施例提供的像素电路。参照图6所示，该像素电路的驱动方法包括：

s61、第一阶段，初始化单元在第一扫描信号端的电压的控制下将复位电压端的电压输出至控制节点。

s62、第二阶段，阈值读取单元在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点。

s63、第三阶段，控制单元在第三扫描信号端的电压的控制下将第一电平端的电压输出至驱动单元的输入端；储能单元保持控制节点的电压为数据电压端的电压与驱动单元的阈值电压的绝对值的差；驱动单元在驱动单元的输入端的电压和控制节点的电压的控制下在驱动单元的输出端输出驱动电流；显示单元在驱动电流和第三扫描信号端的电压的控制下显示灰阶。

进一步，下以参照图7所示的信号时序状态图，对上述图4所示的像素电路以及图6所示像素电路驱动方法的工作原理进行说明。其中，以图4所示像素电路中所有开关晶体管(t1、t2、t3、t4、t5)均为栅极低电平时导通、栅极高电平时截止的p型晶体管为例进行说明。图7中示出了第一扫描信号端s1、第二扫描信号端s2以及第三扫描信号端em输出的信号的时序状态。此外，第一电平端v1、第二电平端v2、复位电平端vinit提供稳定电压，具体的，第一电平端v1提供的电压为高电平,第二电平端v2和复位电平端vinit提供的电压为低电平。示例性的，第二电平端v2也可以提供接地电压。如图7所示，时序状态包括六个阶段，其中，第一阶段为t1；第二阶段为t2；第三阶段为t3。

在第一阶段(t1)时，第一扫描信号端s1输出低电平，第二扫描信号端s2和第三扫描信号端em输出高电平，因此第一晶体管t1导通，其余开关晶体管(t2、t3、t4、t5)均截止。由于第一晶体管t1导通，因此复位电平端vinit通过第一晶体管t1将复位电平端vinit的电压输出至控制节点n1，存储电容cst存储的电压通过第一晶体管t1放电。此时，图4所示像素电路的等效电路图如图8所示，第一晶体管t1可视为导线。

在第二阶段(t2)时，第二扫描信号端s2输出低电平，第一扫描信号端s1和第三扫描信号端em输出高电平，因此第二晶体管t2和第三晶体管t3导通，其余开关晶体管(t1、t4、t5)截止。由于第三晶体管t3导通且第五晶体管t5截止，因此数据电压端vdata通过第三晶体管t3连接驱动晶体管dtft的漏极，又因为第二晶体管t2导通且第四晶体管t4截止，因此数据电压端vdata的电压会依次经过第三晶体管t3、驱动晶体管dtft的漏极、驱动晶体管dtft的源极、第二晶体管t2传导至控制节点n1处，且因为数据电压经过驱动晶体管dtft，所以此时控制节点n1的电压为：vdata-|vth|；其中，vdata为数据电压端的电压；vth为驱动晶体管dtft的阈值电压。同时输出至控制节点q的电压还对存储电容cst进行充电。此时，图4所示像素电路的等效电路图如图9所示，第二晶体管t2、第三晶体管t3可视为导线，电流由数据电压端vdata依次经过第三晶体管t3、驱动晶体管dtft、第二晶体管t2流向控制节点n1。

在第三阶段(t3)时，第三扫描信号端em输出低电平，第一扫描信号端s1和第二扫描信号端s2输出高电平，因此第四晶体管t4和第五晶体管t5导通，其余开关晶体管(t1、t2、t3)截止。第一电平端v1通过第四晶体管t4将第一电平端v1的电压输入驱动晶体管dftf的源极；此外，因为第一晶体管t1和第二晶体管t2截止，存储电容cst没有放电路径，所欲存储电容cst仍保持上一阶段(第二阶段t2)时的电压vdata-|vth|；驱动晶体管dtft输出的驱动电流经过第五晶体管t5后流向发光二极管oled的阳极，发光二极管oled在驱动电流的驱动下发光(显示灰阶)。此时，图4所示像素电路的等效电路图如图10所示，第四晶体管t4和第五晶体管t5可视为导线，电流由第一电平端v1依次流经第四晶体管t4、驱动晶体管dtft、第五晶体管t5、发光二极管oled流向第二电平端v2。

其中，在第三阶段(t3)时，驱动晶体管dtft源极的电压为第一电平端v1的电压，驱动晶体管dtft栅极的电压为存储电容cst存储的电压vdata-vth，根据饱和电流公式：ioled＝1/2k(vgs-|vth|)²(ioled为流经发光二极管oled的电流；vgs为驱动晶体管dtft的源极电压和栅极电压的差)可计算流过发光二极管的电流ioled为：

ioled＝1/2k(vgs-|vth|)²

＝1/2k[v1-(vdata-|vth|)-|vth|]²

＝1/2k(v1-vdata)²

其中，v1为第一电平端v1的电压；μ、cox为工艺常数，w为驱动晶体管dtft的沟道宽度，l为驱动晶体管dtft的沟道长度，w、l都为可选择性设计的常数。

由上式可以看出此时发光二极管oled的工作电流ioled已经不受驱动晶体管dtft的阈值电压vth的影响，只与数据线data电压和第一电平端v1的电压有关，因此解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压漂移的问题，可以保证发光二极管的正常工作。

此外，如图7所示，在第一阶段(t1)之前、第一阶段(t1)与第二阶段(t2)之间以及第二阶段(t2)与第三阶段(t3)之间还可以包括将像素电路中的全部开关晶体管(t1、t2、t3、t4、t5)截止的阶段(t0阶段、t1阶段、t2阶段)。在第一阶段(t1)之前、第一阶段(t1)与第二阶段(t2)之间以及第二阶段(t2)与第三阶段(t3)之间设置像素电路中的全部晶体管(t1、t2、t3、t4、t5)截止的阶段(t0、t1、t2)可以防止第一阶段(t1)、第二阶段(t2)以及第三阶段(t3)之间过渡时出现误充电。例如：第二阶段(t2)向第三阶段(t3)过渡过程中，若第二晶体管t2尚未完全截止，而第一电平端v1的电压已通过第五晶体管t5，则第一电平端v1的电压会通过第二晶体管t2输出至控制节点n1，从而使存储电容cst存储的电压不等于vdata-vth，影响发光二极管oled的正常工作，而上述t23阶段在第二阶段(t2)之后先使像素电路中的全部晶体管截止，然后在进入第三阶段(t3)，因此可以避免出现上述问题。

进一步的，上述实施例中的像素电路中所有开关晶体管还可以均为栅极高电平时导通的n型晶体管，若所有晶体管均为n型晶体管，则只需要重新调整的像素电路各个扫描信号的时序状态即可，例如：调整图7中第一阶段(t1)时，第一扫描信号端s1输出高电平，第二扫描信号端s2和第三扫描信号端em输出低电平。

再进一步的，上述像素电路中也可以同时采用n型晶体管和p型晶体管，此时需保证像素电路中通过同一个时序信号控制的晶体管采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此像素电路中采用统一类型的晶体管更有利于简化像素电路的制程工艺。

还需要说明的是，图5所示像素电路的工作原理与上述图4所示像素电路的工作原理类似，不同之处在于：图5所示像素电路在第二阶段(t2)时，电流由数据电压端vdata依次流经第三晶体管t3、驱动晶体管dtft、第二晶体管t2流向控制节点n1。第二阶段(t2)时图5所示像素电路的等效电路图如图11所示。除上述不同以外，图4所示像素电路的工作原理与图5所示像素电路的工作原理完全相同，因此图5所示像素电路的工作原理可以参照上述图4所示像素电路的工作原理，此处不再赘述。

此外，由上述图4所示像素电路或图5所示像素电路的工作原理可知：本发明实施例提供的像素电路在进行驱动单元阈值补偿过程中仅需要对存储电容进行一次充电(第二阶段时将存储电容存储的电压充电为vdata-|vth|)，相比于现有技术中，本发明实施例提供的像素电路可以减少对存储电容的充电次数，因此本发明还可以减小充电不足的几率，进而保证像素电路的正常工作。

本发明再一实施例提供一种显示装置，该显示装置包括上述任一实施提供的像素电路。

具体的，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例提供的显示装置的像素电路，包括：初始化单元、阈值读取单元、储能单元、控制单元、驱动单元以及显示单元；其中，初始化单元可以在第一扫描信号端的电压的控制下将复位电压端的电压输出至控制节点；阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点；储能单元能够存储控制节点的电压，控制单元可以在第三扫描信号端的电压的控制下将第一电平端的电压输出至驱动单元的输入端；驱动单元可以在驱动单元的输出端输出驱动电流；显示单元可以在驱动电流和第三扫描信号端的电压的控制下显示灰阶；由于阈值读取单元可以在第二扫描信号端的电压的控制下使数据电压端的电压流经驱动单元后写入控制节点，因此阈值读取单元可以将控制节点调节为数据电压端的电压与驱动单元的阈值电压的绝对值差，即，可以读取驱动单元的阈值电压，又因为阈值读取单元在读取驱动单元的阈值电压过程中是直接通过数据电压端写入控制节点的，无需电压发生等势跳变就可读取驱动单元的阈值电压，所以可以避免电路中的寄生电容对读取的阈值电压的影响，所以本发明实施例可以减小或消除像素电路读取的阈值电压的误差。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。